三維（3D）封裝

3D 封裝（示意見圖 2）技術將 SiC 模塊的上橋臂直接疊加在下橋臂，上下疊加后可以減小橋臂中點的連接線（見圖 3），該封裝技術可將模塊寄生電感降至1 nH 以。

2010 年格勒諾布爾電氣工程實驗室 VAGNON [9]利用 3D 封裝技術搭建了單相 400 V/40 A 高頻（HF）整流器及 Buck 變換器模塊。實驗結果表明采用 3D 封裝技術后 IGBT 在關斷時僅有 10%的電壓過沖，且在導通時幾乎沒有欠壓。因此 3D 封裝技術可以基本消除共源極電感，同時共模電流也得到了很好的抑制。

2015 年，歐洲研發中心的 REGNAT [10] 提出了一種基于印刷電路板（PCB）嵌入式芯片技術的新型 3D 封裝。利用 PCOC（片上電源）技術將 SiC MOSFET 芯片嵌入 PCB 內部實現較低的電感路徑和共模電容。

文獻搭建了如圖 4 所示的模塊，該模塊具有30 mm×30 mm×2 mm 厚的 PCB，上下表面為 105 μm銅平面，模塊邊緣有 16 個去耦電容。為了在阻抗測量期間對開關狀態下的換向單元進行建模，在前環和后環中未填充的芯片位置通孔的加和減端之間實現了短路。測量連接器位于兩個自由邊上，因此只需反轉模塊即可測量前換向環路和后換向洛普阻抗。測量結果為前環的功率環路電感為 0.23 nH，后環的電感為0.21 nH，因此采用嵌入式芯片技術的 PCOC 模塊可實現緊湊、高密度的功率模塊，同時可大幅降低回路的寄生電感，使其適用于具有快速導通和關斷時間的寬禁帶半導體器件（如 SiC 等）。

3D 封裝技術消除了模塊中的鍵合線，可以有效提高器件的功率密度，充分發揮 SiC 器件的高頻優勢。同時采用 3D 封裝技術可以降低回路的寄生電感值，減小模塊體積，從而推進電力電子器件走向高頻、高效、高功率密度。

三維（3D）封裝先進芯片封裝清洗：

合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣，通電后發生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內的浮點、灰塵、塵埃等，這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質在所有污染物中的占據主導，從產品失效情況來而言，焊后殘余物是影響產品質量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質量。

合明科技運用自身原創的產品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業中的壟斷地位，為芯片封裝材料全面國產自主提供強有力的支持。

推薦使用合明科技水基清洗劑產品。