1.SoC原型驗證：不可或缺的一環

隨著AI、5G等尖端技術的進步，“萬物互聯”的愿景正逐步成為現實，為人們帶來更便捷的生活方式，激發著無盡的應用可能性。這不僅加速了芯片設計行業的變革，而且提出了更高的設計要求。摩爾定律表明，盡管芯片尺寸在縮小，但其上的晶體管數量正快速增長。如此高的集成度要求更大規模的SoC（System-on-Chip）設計，并對EDA工具的需求日增。

流片作為芯片設計成功的必經階段，也是一個風險極高的過程。一個細小的設計失誤不僅可能導致昂貴的經濟損失，還可能使整個產品錯失市場窗口，給設計團隊帶來巨大的挑戰。流片失敗的原因有很多，其中邏輯或功能上的錯誤幾乎占所有因素的50%。而設計錯誤又占整個功能缺陷的50%~70%，成工程師們的頭號大敵。因此，驗證是SoC設計決定成敗的關鍵。但SoC驗證極其復雜，約占整個研發時間的70%。想要縮減開發周期，必須將系統軟件開發驗證和投片前驗證并行，這使得原型驗證的優勢遠超過其他。

對于大型SoC設計，傳統的軟件仿真方法常常因運行速度不足而成為瓶頸。于是，原型驗證和硬件仿真成為兩大主流的驗證手段，其中尤以原型驗證因其高速性能而日益受到重視。與軟件仿真相比，原型驗證的速度快數千至數百萬倍，而與硬件仿真相比，原型驗證成本更低，速度更快，成為可擴展且經濟有效的選擇，已經成為驗證復雜SoC必不可缺的EDA工具。

原型驗證通常是基于FPGA（Field Programmable Gate Array，現場可編程門陣列）來實現的，因為FPGA可構造出和數字集成電路功能一樣的原型驗證系統，從而驗證邏輯功能的正確性，成為前端驗證的首選方法。過去，工程師們通常依賴手動搭建的原型驗證平臺。然而，這種方法在多FPGA和高度復雜的設計環境下變得難以維護和擴展。其中手動分割、邏輯分配以及多FPGA之間的接口設計是一個異常耗時且錯誤率高的過程。在高度復雜的SoC設計中，單純依靠人工手段進行原型驗證難以保證項目的時效性和質量。這種局限性不僅耗盡了大量的人力和物力，更增加了項目延期和成本超支的風險。面對這些挑戰，才有了商業原型驗證解決方案的誕生。

2.商用原型驗證工具的誕生

1992年，Aptix公司——這家被視為原型驗證工具的先驅，推出了名為System Explorer的系統，利用FPGA及自創的互聯芯片實現了商用原型驗證工具。接下來的幾年，諸如多倫多大學的Transmogrifier-l、北卡州立大學的AnyBoard、斯坦福大學的Protozone以及加州大學圣克魯斯分校的BORG等項目，開始探索如何在小型原型驗證板上實現HDL芯片設計。

這些項目為后來的驗證探索了多種可能性，盡管這些嘗試還未完全準備好大規模商業化，但Aptix的成功給了其他供應商很大的啟示，并激發了更多公司進入這個領域。盡管Aptix公司如今已消失在之后的并購浪潮中，但其在芯片驗證方法學的開創性貢獻仍然具有重要的歷史意義和價值。

2003年，林俊雄先生在EDA行業面臨重大變革之際，離開了Aptix并創立了思爾芯（S2C）。這一大膽的決策預示著新時代的到來。[1]他選擇在美國硅谷的核心地區——加利福尼亞的圣何塞成立公司，并在第二年迅速在上海建立了總部和第一個研發中心。[2]當時的中國在EDA領域還是一片荒漠，思爾芯集結了EDA精英，深耕中國這個巨大的潛在市場。不久便在2005年的DAC上推出了其首款原型驗證產品，名為IP Porter，很快又迭代出了成熟可商用的Prodigy芯神瞳系列產品。

同一時期，在全球其他公司也開始在原型驗證領域探索。例如，美國的Dini Group在1998年推出了其第一款商業FPGA原型驗證板，名為DN250k10。這款產品基于6顆Xilinx XC4085 FPGA，為芯片設計團隊提供了一種靈活且經濟實惠的解決方案。另一方面，瑞典的小企業HARDI Electronics AB在2000年也推出了基于Xilinx Virtex FPGA的首款原型驗證系統——HAPS。但這些產品還需要工程師大量的手動搭建原型驗證環境。

3.迅猛發展源于EDA公司的激烈競爭

2008年，美國公司 Synopsys以2.27億美元的價格兼并了Synplicity[3]，進入了原型驗證市場。也代表了原型驗證進入了一個快速增長且激烈競爭的時代。Synopsys花了接近4年的時間才真正完成技術整合并發布了HAPS-70系列，是真正的自動化原型驗證產品。[4]之前的驗證市場多以軟件仿真與硬件仿真為主，自Synopsys購買之后，原型驗證的市場正好飛速發展，成為主流必備的驗證產品。

Cadence也參與其中。Cadence專注于設計自己的FPGA開發板，但一直做得并不順利，直到Cadence在2010年3月收購了Taray及其解決方案中的FPGA設計。因為Taray開創了路由感知管腳分配綜合的先河，將其與電路板一起優化了一個FPGA設計，這將有助于設計一個原型驗證平臺。有段時間，Cadence和Dini Group合作研發原型驗證Protium產品。最終，Dini Group卻在2019年12月5日被“屢屢不夠”的Synopsys收購[5]。如今的Cadence專注完善其原型驗證產品和硬件仿真產品之間的銜接流程，實現兩者的快速相連。

西門子EDA（在2016年收購了Mentor Graphics）在原型驗證方面經歷了一段曲折的歷程。該公司在1990年代末從Aptix獲得了仿真技術許可，但隨后遇到了一系列挑戰，發展曾一度陷入停滯。之后，為了提升在原型驗證中的時序驅動和多FPGA分割能力，西門子EDA分別收購了Auspy和法國的Flexras Technologies，后者擁有“Wasga自動分割軟件”[6]。2021年6月西門子EDA又收購了PRO DESIGN 的 proFPGA 產品系列[7]，西門子EDA終于在原型驗證領域實現了產品和技術的全面加強。

除了一些EDA主要廠商，國內一些較小型的供應商也開始提供低成本解決方案。國內亞科鴻禹成立于2009年，原型驗證產品為VeriTiger。另一家華桑電子2014年正式開啟自有品牌PHINE Design系列原型驗證產品的研發和銷售，至今已推出第四代產品。這些都是國內較小供應商，他們也在深耕這一領域，但整體來說市場規模并不大。2020年后，在“國產化”的大背景下，又有新興公司如合見工軟，芯華章通過并購和自研，快速進入原型驗證市場。

4.原型驗證工具的幾大挑戰及解決方案

在三十多年的漫長歲月中，原型驗證技術實現了顯著的進步。自從Aptix 的System Explorer產品亮相，原型驗證就為芯片設計賦予了無與倫比的靈活性和效率。

5. 芯片封裝清洗：

合明科技研發的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設備配置選擇對清洗精密器件尤其重要，一旦選定，就會作為一個長期的使用和運行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環境中的濕氣，通電后發生電化學遷移，形成樹枝狀結構體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內的浮點、灰塵、塵埃等，這些污染物會導致焊點質量降低、焊接時焊點拉尖、產生氣孔、短路等等多種不良現象。

這么多污染物，到底哪些才是最備受關注的呢？助焊劑或錫膏普遍應用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質在所有污染物中的占據主導，從產品失效情況來而言，焊后殘余物是影響產品質量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質引發接觸電阻增大，嚴重者導致開路失效，因此焊后必須進行嚴格的清洗，才能保障電路板的質量。

合明科技運用自身原創的產品技術，滿足芯片封裝工藝制程清洗的高難度技術要求，打破國外廠商在行業中的壟斷地位，為芯片封裝材料全面國產自主提供強有力的支持。

推薦使用合明科技水基清洗劑產品。