芯片封裝測(cè)試的基本概念

芯片封裝測(cè)試是芯片制造過程中的關(guān)鍵環(huán)節(jié)。芯片是半導(dǎo)體元件產(chǎn)品的統(tǒng)稱，它是集成電路的載體，是集成電路經(jīng)過設(shè)計(jì)、制造、封裝、測(cè)試等后的獨(dú)立成熟產(chǎn)品。而芯片封裝測(cè)試就是將生產(chǎn)出來的合格晶圓進(jìn)行切割、焊線、塑封等操作，使芯片電路與外部器件實(shí)現(xiàn)電氣連接，為芯片提供機(jī)械物理保護(hù)，并利用測(cè)試工具，對(duì)封裝完的芯片進(jìn)行功能和性能測(cè)試 。

封裝不僅僅是簡(jiǎn)單的物理保護(hù)，更是確保芯片性能和可靠性的關(guān)鍵步驟。它有著安放、固定、密封、保護(hù)芯片和增強(qiáng)電熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接 。

芯片封裝測(cè)試各環(huán)節(jié)的詳細(xì)步驟

1. 晶圓測(cè)試（中測(cè)，Chip Probe，CP）

1.1 晶圓可接受度測(cè)試（Wafer Acceptance Test，WAT）

晶圓代工廠制造完成的晶圓在出廠前會(huì)經(jīng)過這一電性測(cè)試。這是對(duì)晶圓整體電學(xué)性能的初步檢測(cè)，只有通過WAT測(cè)試的晶圓才會(huì)被送去封測(cè)廠進(jìn)行后續(xù)的封裝測(cè)試流程。這一步驟可以篩選出在晶圓制造過程中可能存在電學(xué)性能缺陷的產(chǎn)品，避免對(duì)后續(xù)封裝資源的浪費(fèi) 。

1.2 芯片功能測(cè)試

• 探針臺(tái)操作：由于工藝原因會(huì)引入各種制造缺陷，導(dǎo)致晶圓上的裸Die（裸芯片）中會(huì)有一定量的殘次品。在這一環(huán)節(jié)，通過探針與芯片上的焊盤接觸，進(jìn)行芯片功能的測(cè)試。探針臺(tái)由載物臺(tái)、光學(xué)元件、卡盤組成，主要承擔(dān)輸送定位任務(wù)，使晶圓依次與探針接觸完成測(cè)試，提供晶圓自動(dòng)上下片、找中心、對(duì)準(zhǔn)、定位，及按照設(shè)計(jì)的步距移動(dòng)晶圓以使探針卡上的探針能對(duì)準(zhǔn)硅片相應(yīng)位置進(jìn)行測(cè)試。例如克洛諾斯氣浮平臺(tái)應(yīng)用于晶圓切割，其自主研發(fā)的超精密氣浮平臺(tái)作為載物平臺(tái)，重復(fù)定位精度達(dá)±50nm，提供超精密的機(jī)械移動(dòng)定位，以定位晶圓進(jìn)行精密檢測(cè) 。

• 標(biāo)記不合格芯片：在測(cè)試過程中，會(huì)同時(shí)標(biāo)記出不合格的芯片，這些被標(biāo)記的芯片在后續(xù)的切割后會(huì)被篩選出來，從而縮減后續(xù)封測(cè)的成本。

• 
  

2. 封裝環(huán)節(jié)

2.1 前段操作

• 晶圓減薄（wafer grinding）：剛出場(chǎng)的晶圓（wafer）進(jìn)行背面減薄，達(dá)到封裝需要的厚度。在背面磨片時(shí)，要在正面粘貼膠帶來保護(hù)電路區(qū)域，研磨之后，去除膠帶。例如在一些對(duì)封裝厚度有嚴(yán)格要求的芯片產(chǎn)品中，如手機(jī)芯片等消費(fèi)電子產(chǎn)品中的芯片，晶圓減薄可以使芯片在封裝后能夠滿足產(chǎn)品整體的輕薄化設(shè)計(jì)需求 。

• 晶圓切割（wafer Saw）：將晶圓粘貼在藍(lán)膜上，再將晶圓切割成一個(gè)個(gè)獨(dú)立的Dice（芯片單元），之后再對(duì)Dice進(jìn)行清洗。這一步驟將整片晶圓分割成單個(gè)的芯片，為后續(xù)的芯片貼裝等操作做準(zhǔn)備。晶圓切割過程需要精確控制，以避免對(duì)芯片造成損傷。

• 光檢查：檢查是否出現(xiàn)殘次品。通過光學(xué)設(shè)備對(duì)切割后的芯片進(jìn)行外觀檢查，查看是否有切割過程中產(chǎn)生的裂紋、破損等缺陷。

• 芯片貼裝（Die Attach）：包括芯片拾取和貼裝過程。首先Ejector Pin從wafer下方的Mylar頂起芯片，使之便于脫離藍(lán)膜；然后Collect/Pick up head從上方吸起芯片，完成從Wafer到L/F（引線框架）的運(yùn)輸過程；接著Collect以一定的力將芯片Bond在點(diǎn)有銀漿的L/F的Pad上，具體位置可控。之后進(jìn)行銀漿固化（防止氧化），通常在175°C，1個(gè)小時(shí)的N2環(huán)境下進(jìn)行，并且會(huì)進(jìn)行Die Attach質(zhì)量檢查，如Die Shear（芯片剪切力）測(cè)試。最后進(jìn)行引線焊接，利用高純度的金線（Au）、銅線（Cu）或鋁線（Al）把Pad（芯片上電路的外接點(diǎn)）和Lead（Lead Frame上的連接點(diǎn)）通過焊接的方法連接起來，這是封裝工藝中較為關(guān)鍵的一部工藝 。

2.2 后段操作

• 注塑（Molding）：防止外部沖擊，用EMC（塑封料）把產(chǎn)品封裝起來，同時(shí)加熱硬化。塑封料主要成分為環(huán)氧樹脂及各種添加劑（固化劑，改性劑，脫模劑，染色劑，阻燃劑等），在熔融狀態(tài)下將Die和Lead Frame包裹起來，提供物理和電氣保護(hù)，防止外界干擾 。

• 激光打字（Laser Mark）：在產(chǎn)品上刻上相應(yīng)的內(nèi)容，例如生產(chǎn)日期、批次等等。這些標(biāo)記有助于產(chǎn)品的追溯和管理。

• 高溫固化（Post Mold Cure）：保護(hù)IC內(nèi)部結(jié)構(gòu)，消除內(nèi)部應(yīng)力。固化溫度通常為175+/-5°C，固化時(shí)間為8小時(shí)。

• 去溢料（De - flash）：修剪邊角。目的在于去除Molding后在管體周圍Lead之間多余的溢料，方法包括弱酸浸泡，高壓水沖洗。

• 電鍍（Plating）：提高導(dǎo)電性能，增強(qiáng)可焊接性。電鍍一般有兩種類型，Pb - Free（無鉛電鍍，采用的是99.95%的高純度的錫（Tin），為目前普遍采用的技術(shù)，符合RoHS的要求）和Tin - Lead（鉛錫合金，Tin占85%，Lead占15%，由于不符合RoHS，目前基本被淘汰）。

• 切片成型檢查殘次品（Trim&Form）：Trim是將一條片的Lead Frame切割成單獨(dú)的Unit（IC）的過程；Form是對(duì)Trim后的IC產(chǎn)品進(jìn)行引腳成型，達(dá)到工藝需要求的形狀，并放置進(jìn)Tube或者Tray盤中。之后還會(huì)進(jìn)行Final Visual Inspection（第四道光檢），在低倍放大鏡下，對(duì)產(chǎn)品外觀進(jìn)行檢查，主要針對(duì)EOL工藝可能產(chǎn)生的廢品，例如Molding缺陷，電鍍?nèi)毕莺蚑rim/Form缺陷等。

3. 終測(cè)（Final Test，F(xiàn)T）

封裝完成后的產(chǎn)品還需要進(jìn)行終測(cè)。終測(cè)是對(duì)封裝好的芯片進(jìn)行全面的功能和性能測(cè)試，只有通過FT測(cè)試的產(chǎn)品才能對(duì)外出貨。終測(cè)會(huì)檢查芯片在封裝后是否仍然滿足設(shè)計(jì)的功能要求，包括電氣性能、信號(hào)傳輸、邏輯功能等方面的測(cè)試，確保芯片在實(shí)際應(yīng)用中的穩(wěn)定性和可靠性。

芯片封裝測(cè)試的先進(jìn)技術(shù)和發(fā)展趨勢(shì)

1. 先進(jìn)封裝技術(shù)發(fā)展歷程

封裝技術(shù)的發(fā)展史是芯片性能不斷提高、系統(tǒng)不斷小型化的歷史，大致分為4個(gè)階段 ：

• 第一階段（1970年前）：直插型封裝，以雙列直插封裝（Dual In - line Package，DIP）為主。這種封裝形式的引腳從芯片兩側(cè)引出，適合早期電路板的穿孔安裝方式，在當(dāng)時(shí)的電子設(shè)備中廣泛應(yīng)用，但隨著電子設(shè)備小型化的需求，逐漸被新的封裝形式取代。

• 第二階段（1970 - 1990年）：以表面貼裝技術(shù)衍生出的小外形封裝（Small Outline Package，SOP）、J型引腳小外形封裝（Small Outline J - leaded，SOJ）、無引腳芯片載體（Leadless Chip Carrier，LCC）、扁平方形封裝（Quad Flat Package，QFP）4大封裝技術(shù)和針柵陣列（Pin Grid Array，PGA）技術(shù)為主。這些封裝技術(shù)適應(yīng)了表面貼裝工藝的發(fā)展，相比直插型封裝，它們?cè)诔叽缟细。m合大規(guī)模生產(chǎn)和自動(dòng)化裝配。

• 第三階段（1990 - 2000年）：球柵陣列（Ball Grid Array，BGA）、芯片尺寸封裝（Chip Scale Package，CSP）、倒裝芯片（Flip - Chip，F(xiàn)C）封裝等先進(jìn)封裝技術(shù)開始興起。BGA封裝通過在芯片底部布置球形引腳，增加了引腳數(shù)量，提高了電氣性能和散熱性能；CSP封裝使得芯片面積與封裝面積接近1:1，實(shí)現(xiàn)了更高的封裝效率；倒裝芯片封裝則將芯片倒置，舍棄了傳統(tǒng)的引線鍵合方式，直接通過芯片上的凸點(diǎn)與基板連接，減少了信號(hào)傳輸延遲。

• 第四階段（2000年至今）：從二維封裝向三維封裝發(fā)展，出現(xiàn)了晶圓級(jí)封裝（Wafer Level Package，WLP）、系統(tǒng)級(jí)封裝（System in Package，SiP）、扇出型（Fan - Out，F(xiàn)O）封裝、2.5D/3D封裝、嵌入式多芯片互連橋接（Embedded Multi - die Interconnect Bridge，EMIB）等先進(jìn)封裝技術(shù)。這些技術(shù)進(jìn)一步提高了封裝的集成度，例如系統(tǒng)級(jí)封裝可以將多個(gè)不同功能的芯片（如處理器、存儲(chǔ)器、傳感器等）集成在一個(gè)封裝體內(nèi)，形成一個(gè)完整的系統(tǒng)，大大減小了系統(tǒng)的體積；2.5D/3D封裝則通過在垂直方向上堆疊芯片，實(shí)現(xiàn)了更高的集成度和性能提升。

2. 先進(jìn)封裝技術(shù)的發(fā)展趨勢(shì)

2.1 小型化和高集成度

在以人工智能、高性能計(jì)算為代表的新需求驅(qū)動(dòng)下，芯片封裝朝著小型化、高集成度的方向發(fā)展。例如，系統(tǒng)級(jí)封裝（SiP）技術(shù)能夠?qū)⒍鄠€(gè)芯片和其他無源元件集成到一個(gè)單一的封裝中，減少了整個(gè)系統(tǒng)的體積，同時(shí)提高了系統(tǒng)的性能和功能密度。這對(duì)于便攜式電子設(shè)備（如智能手機(jī)、平板電腦等）以及高密度計(jì)算設(shè)備（如服務(wù)器、數(shù)據(jù)中心等）非常重要，因?yàn)樗鼈冃枰谟邢薜目臻g內(nèi)實(shí)現(xiàn)更多的功能 。

2.2 超越摩爾定律的發(fā)展

隨著傳統(tǒng)的摩爾定律逐漸接近物理極限，通過縮小芯片制程來提高性能變得越來越困難和昂貴。因此，先進(jìn)封裝技術(shù)成為了提升芯片性能的另一個(gè)重要途徑。例如，以芯粒（Chiplet）異質(zhì)集成為核心的先進(jìn)封裝技術(shù)，將大芯片拆分成多顆芯粒，以搭積木的形式將不同功能、不同合適工藝節(jié)點(diǎn)制造的芯粒封裝在一起。這種方式可以避免制造大型單片芯片時(shí)的良率問題和成本增加問題，同時(shí)還可以靈活組合不同功能的芯粒，實(shí)現(xiàn)系統(tǒng)性能的提升，從而突破傳統(tǒng)芯片制造的瓶頸，成為集成電路發(fā)展的關(guān)鍵路徑和突破口 。

2.3 滿足高性能計(jì)算和人工智能需求

高性能計(jì)算和人工智能領(lǐng)域?qū)π酒男阅堋⒐暮蛿?shù)據(jù)傳輸速度等提出了更高的要求。先進(jìn)封裝技術(shù)如2.5D/3D封裝通過在垂直方向上堆疊芯片，可以縮短芯片間的互連距離，從而提高數(shù)據(jù)傳輸速度，降低信號(hào)延遲。同時(shí)，這些封裝技術(shù)還可以更好地解決高性能芯片的散熱問題，滿足其高功耗運(yùn)行的需求。例如，在一些高端GPU和CPU的封裝中，采用先進(jìn)的封裝技術(shù)來提高散熱效率，保證芯片在高性能運(yùn)算時(shí)的穩(wěn)定性。

芯片封裝測(cè)試的實(shí)際案例分析

1. 臺(tái)積電的封裝技術(shù)案例

臺(tái)積電作為全球領(lǐng)先的半導(dǎo)體制造企業(yè)，在芯片封裝技術(shù)方面也處于領(lǐng)先地位。例如，臺(tái)積電推出的整合扇出型（Integrated Fan - Out，InFO）封裝技術(shù)。

• 技術(shù)特點(diǎn)：InFO封裝技術(shù)采用扇出型封裝結(jié)構(gòu)，將芯片的輸入輸出（I/O）引腳重新布局在封裝的底部，實(shí)現(xiàn)了更高的引腳密度和更小的封裝尺寸。這種封裝技術(shù)可以有效地提高芯片的性能，降低功耗，并且在封裝過程中能夠更好地保護(hù)芯片。

• 應(yīng)用領(lǐng)域：該封裝技術(shù)被廣泛應(yīng)用于智能手機(jī)等移動(dòng)設(shè)備中的芯片封裝。在智能手機(jī)中，芯片需要在有限的空間內(nèi)實(shí)現(xiàn)高性能、低功耗和高集成度。InFO封裝技術(shù)能夠滿足這些需求，例如在蘋果公司的一些手機(jī)芯片封裝中就采用了臺(tái)積電的InFO封裝技術(shù)，使得手機(jī)芯片在性能提升的同時(shí)，還能夠保持較小的體積，從而有助于實(shí)現(xiàn)手機(jī)的輕薄化設(shè)計(jì)。

2. 英特爾的封裝技術(shù)案例

英特爾推出的嵌入式多芯片互連橋接（Embedded Multi - die Interconnect Bridge，EMIB）等先進(jìn)封裝技術(shù)。

• 技術(shù)特點(diǎn)：EMIB技術(shù)是一種2.5D封裝技術(shù)，它通過在芯片之間嵌入硅橋來實(shí)現(xiàn)高速的芯片間互連。這種硅橋可以提供高帶寬、低延遲的信號(hào)傳輸路徑，同時(shí)相比傳統(tǒng)的封裝方式，能夠減少芯片間的互連線長(zhǎng)度，降低信號(hào)傳輸?shù)膿p耗。

• 應(yīng)用領(lǐng)域：英特爾將EMIB技術(shù)應(yīng)用于高性能計(jì)算和數(shù)據(jù)中心領(lǐng)域的芯片封裝。在這些領(lǐng)域，需要處理大量的數(shù)據(jù)，對(duì)芯片間的數(shù)據(jù)傳輸速度和帶寬要求極高。例如，在一些多核處理器的封裝中，采用EMIB技術(shù)可以實(shí)現(xiàn)不同核心之間以及核心與緩存、內(nèi)存等之間的高速通信，提高整個(gè)系統(tǒng)的計(jì)算性能。

芯片封裝測(cè)試流程中的常見問題與解決方法

1. 封裝過程中的常見問題及解決方法

1.1 芯片貼裝問題

• 問題：芯片貼裝過程中可能會(huì)出現(xiàn)芯片偏移、芯片與引線框架之間的連接不良（如銀漿固化不完全導(dǎo)致粘結(jié)力不足）等問題。芯片偏移可能會(huì)影響后續(xù)的引線焊接操作，導(dǎo)致焊接不良；而連接不良則可能會(huì)引起電氣性能不穩(wěn)定，甚至芯片無法正常工作。

• 解決方法：對(duì)于芯片偏移問題，可以優(yōu)化芯片拾取和貼裝設(shè)備的精度，例如提高Collect/Pick up head的定位精度，確保芯片能夠準(zhǔn)確地貼裝在指定位置。同時(shí)，在貼裝過程中可以增加視覺檢測(cè)系統(tǒng)，實(shí)時(shí)監(jiān)測(cè)芯片的貼裝位置，一旦發(fā)現(xiàn)偏移及時(shí)進(jìn)行調(diào)整。對(duì)于連接不良的問題，需要嚴(yán)格控制銀漿的質(zhì)量和固化工藝參數(shù)。確保銀漿的成分符合要求，并且在固化過程中，精確控制固化溫度、時(shí)間和環(huán)境（如保持氮?dú)猸h(huán)境以防止氧化），保證銀漿能夠充分固化，提高芯片與引線框架之間的粘結(jié)力。

1.2 注塑問題

• 問題：在注塑過程中，可能會(huì)出現(xiàn)塑封料填充不完全，導(dǎo)致芯片部分暴露，失去保護(hù)作用；或者是注塑過程中產(chǎn)生氣泡，影響封裝的機(jī)械性能和電氣性能。

• 解決方法：針對(duì)塑封料填充不完全的問題，可以優(yōu)化注塑模具的設(shè)計(jì)，確保模具內(nèi)部的流道暢通，使塑封料能夠均勻地填充到芯片周圍。同時(shí)，調(diào)整注塑的工藝參數(shù)，如注塑壓力、溫度和速度等，以適應(yīng)不同的芯片封裝需求。對(duì)于注塑過程中產(chǎn)生氣泡的問題，可以對(duì)塑封料進(jìn)行預(yù)處理，如進(jìn)行真空脫泡處理，去除塑封料中的空氣。并且在注塑過程中，緩慢注入塑封料，避免空氣卷入。

2. 測(cè)試過程中的常見問題及解決方法

2.1 晶圓測(cè)試中的問題

• 問題：在晶圓測(cè)試過程中，探針與芯片焊盤之間的接觸可能會(huì)出現(xiàn)不穩(wěn)定的情況，導(dǎo)致測(cè)試數(shù)據(jù)不準(zhǔn)確。這可能是由于探針磨損、芯片表面不平或者是探針與焊盤之間的對(duì)準(zhǔn)偏差等原因引起的。

• 解決方法：定期檢查和更換探針，確保探針的尖端保持良好的形狀和導(dǎo)電性。對(duì)于芯片表面不平的情況，可以在測(cè)試前對(duì)芯片表面進(jìn)行處理，如化學(xué)機(jī)械拋光等，使芯片表面更加平整。同時(shí)，優(yōu)化探針臺(tái)的對(duì)準(zhǔn)系統(tǒng)，提高探針與焊盤之間的對(duì)準(zhǔn)精度，減少對(duì)準(zhǔn)偏差。

2.2 終測(cè)中的問題

• 問題：終測(cè)時(shí)可能會(huì)出現(xiàn)芯片功能測(cè)試不合格的情況，但是在晶圓測(cè)試時(shí)芯片是合格的。這可能是由于封裝過程中引入了新的缺陷，如封裝應(yīng)力導(dǎo)致芯片內(nèi)部電路損壞、封裝過程中的靜電放電（ESD）對(duì)芯片造成損害等。

• 解決方法：為了避免封裝應(yīng)力對(duì)芯片的影響，可以優(yōu)化封裝工藝，例如在封裝過程中控制溫度變化的速率，避免溫度驟變產(chǎn)生過大的應(yīng)力。對(duì)于靜電放電問題，在封裝和測(cè)試環(huán)境中采取有效的靜電防護(hù)措施，如使用靜電防護(hù)設(shè)備（靜電手環(huán)、靜電墊等），確保操作人員接地良好，防止靜電對(duì)芯片造成損害。同時(shí)，對(duì)于測(cè)試不合格的芯片，需要進(jìn)行詳細(xì)的故障分析，確定是芯片本身的問題還是封裝過程引入的問題，以便采取相應(yīng)的改進(jìn)措施。

芯片封裝清洗劑W3800介紹

倒裝芯片清洗劑W3800是針對(duì)PCBA（印刷線路板組裝）焊后清洗開發(fā)的一款濃縮型環(huán)保水基清洗劑。主要用于清除電子組裝件PCBA、功率LED器件及引線框架型分立器件上的錫膏或者助焊劑殘留物。特別適用于助焊劑殘留較多且頑固的PCBA清洗，本品在材料兼容性方面表現(xiàn)優(yōu)越，適應(yīng)于超聲、噴淋等多種清洗工藝。

倒裝芯片清洗劑W3800的產(chǎn)品特點(diǎn)：

1、用去離子水按一定比例稀釋后不易起泡，可以應(yīng)用在在線和離線式噴淋清洗設(shè)備中。

2、清洗負(fù)載能力高，可過濾性好，具有超長(zhǎng)的使用壽命，維護(hù)成本低。

3、適用于具有高精、高密、高潔凈清洗要求的精密電子零件的清洗，特別適用于針對(duì)細(xì)間距和低底部間隙元器件的清洗應(yīng)用。

4、濃縮型產(chǎn)品應(yīng)用更寬廣，選擇不同的稀釋比例靈活清洗不同殘留。

5、對(duì)市場(chǎng)上大多數(shù)種類型的助焊劑和錫膏焊后殘留均具有良好的清洗效果。

倒裝芯片清洗劑W3800的適用工藝：

W3800水基清洗劑適應(yīng)于超聲、噴淋等多種清洗工藝。

倒裝芯片清洗劑W3800產(chǎn)品應(yīng)用：

W3800在材料兼容性方面表現(xiàn)優(yōu)越，主要用于清除電子組裝件PCBA、功率LED器件及引線框架型分立器件上的錫膏或者助焊劑殘留物。特別適用于助焊劑殘留較多且頑固的PCBA清洗，清洗時(shí)可根據(jù)PCBA殘留物的狀態(tài)，將本品按一定比例稀釋后再進(jìn)行使用，一般稀釋比例應(yīng)控制在 1:3～1:5。